مقاله آی سی ۸۲۵۵A


دنلود مقاله و پروژه و پایان نامه دانشجوئی

مقاله آی سی ۸۲۵۵A مربوطه  به صورت فایل ورد  word و قابل ویرایش می باشد و دارای ۲۹  صفحه است . بلافاصله بعد از پرداخت و خرید لینک دانلود مقاله آی سی ۸۲۵۵A نمایش داده می شود، علاوه بر آن لینک مقاله مربوطه به ایمیل شما نیز ارسال می گردد

 فهرست

مقدمه
آشنایی با رابط قابل برنامه ریزی ۸۲۵۵A
روش برنامه ریزی ۸۲۵۵
عملیات حالت صفر
عملیات خروجی استروب شده (حالت ۱ )
عملیات دو طرفه (جالت ۲)
روش استفاده از ۸۲۵۵
توصیف سخت افزاری
پرت A
هسته پرت A
پرت B
پرت C
CONTROL REGISTER
PROCESS CONTROL
DAT BUS BUFFER & MULTIPLEXER
نمونه برنامه پرت C
نمونه برنامه پرت A
خلاصه
منابع

منابع

۱-     میکرو کنترلر،  نویسنده آی اسکات مکنزی

۲-    ریز پردازنده Z80  ، نویسنده  باربی بری

۳-    اصول طراحی VLSI   ،نویسندگان : پاکنل و اشراقیان

مقدمه

 به علت مشکلاتی از قبیل سیاست سازندکان قطعات سخت افزار و تحریم اقتصادی ایران  اکثر کشور ها از ارائه تکنولوژی به ایران خودداری می کنند .در  کشور ما طراح سخت افزار و اصولا مرکزی برای تولید این قطعات وجود ندارد ، به دانشجویان نیز در این زمینه  به جز مقداری تئوری اطلاعات دیگری آموخته نمی شود .

به همین دلیلی با مطالعه درس VLSI  که اصول کلی طراحی سخت افزار را توضیخ می دهد  بر آن شدیم تا شاید بتوانیم بوسیله نرم افزار های شبیه ساز سخت افزار (VHDL) قطعات سخت افزاری را شبیه سازی نماییم .جهت رسیدن به این مقصود از  IC  کوچکی که کارایی زیادی در میکرو کنترولر ها دارد  شروع کردیم . بعد از حدود ۳ ماه توانستیم از مدار خود جواب بگیریم و تازه متوجه کار مشقت بار یک طراح شدیم .

مستندات برنامه نویسی این پروژه در این  مقاله تحقیقی فقط برای قسمتهای اصلی داده شده است چون  ارائه کامل آن  مقاله را بسیار پیچیده  و گنگ می کرد .

لازم به ذکر است مطالب این مفاله صرفا برای دانشجویان سخت افزار و الکترونیک قابل درک است و برای کسانی که درس VLSI ,  ریز پردازنده را خواهند گدراتد مفید خواهد بود .

 آشنایی با رابط قابل برنامه ریزی ۸۲۵۵A

 رابط قابل برنامه ریزی  وسائل جانبی ، ۸۲۵۵ یک تراشه ارزان قسمت بسیار متداول است که امروزه  کاربردهای زیادی یافته است . این تراشه دارای ۲۴ پایه برای I/O است  که در گروههای ۱۲ پایه ای قابل برنامه ریزی هستند . هر گروهی  می تواند  در به حالت مجزا کار کند :  I/O  ساده ، IO استروب شده و I/O  دو طرفه ، ۸۲۵۵ قادر است  هر وسیله I/O موازی سازگار با TTL را به آسانی  به ریز پردازنده Z80 ارتباط دهد .

توضیح کلی :

 وضعیت پایه ها و شمای کلی ۸۲۵۵ در شکل ۱ نشان داده شده است . پایه ها نشان  می دهد که ۸۲۵۵ سه در گاه I/O دارد( A,B,C) که در دو گروه ۱۲ پایه ای برنامه ریزی  می شوند. گروه A از در گاه A (PA0-PA7) و نیمه بالایی در گاه C  ( PC4-PC7)   و گروه B ( PB0-PB7) و نیمه پائینی درگاه  C(PC0-PC3)تشکیل می شود .

انتخاب در گاه بوسیله پایه CS و پایه های  آدرس A0,A1  ، انجام می شود. که با هم بطور داخلی یک در گاه I/O یا ثبات فرمان  را بر می گزینند .

ورودی RESET باعث می شود  که در گاه I/O به عنوان  در گاه ورودی برنامه ریزی شود تا آسیبی به مدارهای متصل به پایه های در گاه برسد . اگر این درگاه بخواهد به عنوان  درگاه خروجی بکار رود .۸۲۵۵ را باید از طریق درگاه فرمان برنامه ریزی نمود تا به عنوان خروجی عمل کنند..

 روش برنامه ریزی ۸۲۵۵

 برنامه ریزی ۸۲۵۵ کارنسبتا ساده ای است  زیرا تراشه  فقط دارای ۲ ثبات فرمان داخلی است  که برنامه ریزی می شوند.شکل ۳ ثبات فرمان اصلی را نشان می دهد که به استفاده کننده اجازه می دهد   تا در گاه  I/O گروههای A و B را به طور جداگاه  برنامه ریزی نماید . این ثبات فرمان

 یک در گاه ورودی یا خروجی برنامه ریزی می شود که در گاه C به عنوان سیگنال های کنترل انتقال اطلاعات برای آن عمل  می کند .حالات  ۰و۱ مشابه حالات در گروه B هستند .و حالت ۲ در گاه A را به عنوان  یک درگاه I/O دو طرفه  بکار می گیرد که درگاه C تامین کننده سیگنال های کنترل انتقال اطلاعات برای آن است.

اگر یک صفر در آخرین بیت ثبات فرمان (از سمت چپ) قرار داده شود بیتهای درگاه C را  میتوان به طور مجزا  آدرس داد، به نحویکه در حالات ۱و۲ می توان هر یک از آنها را نشاند و یا پاک نمود. در حالت ۰ ، اطلاعات  مستقیما به در گاه C  فرستاده می شوند.

عملیات حالت صفر

در حالت صفر- اطلاعات را می توان به در گاه A,B,C  فرستاد  و در آنجا  از آنها تا دستورالعمل بعدی (OUT) نگهداری می شود.

حالت ۱  ورودی استروب شده – در ۸۲۵۵ با یکار گیری پایه های در گاه C بعنوان سیگنال های کنترل انتقال اطلاعات  عملیات دست تکانی را برای در گاه B,A انتخاب می کند . شکل ۴ ساختار  داخلی  ۸۲۵۵ را برای  عملیات ورودی استروب شده و همچنین سیگنالهای زمانبندی مربوطه را در حالت ۱ نشان می دهد.

 [۱]- استروب : این ورودی برای وارد کردن اطلاعات بداخل قفل در گاه A یا B بکار می رود. این اطلاعات تا زمانیکه بوسیله یک دستورالعمل   IN بداخل ریز پردازنده برده نشود در آنجا نگهداری می شود.

IBF = (INPUT BUFFER FULL) این  خروجی نشان می دهد  که قفل ورودی ، اطلاعاتی برای  ریز پردازنده در بر دارد . سیگنال  این پایه خروجی را می نشاند و دستورالعمل IN  آنرا پاک می کند .

INTR[2]- (در خواست وقفه )این خروجی برای درخواست نمودن یک وقفه بکار میرود. وقتی سیگنال  به سطح منطقی ۱ می رود این خروجی ۱ می شود و با اجرا شدن دستورالعمل IN پاک می گردد .

INTE[3]– فعال کننده وقفه : این فعال کننده یک ورودی  یا خروجی  نیست ، بلکه یک بیت داخلی است  که بوسیله ثبات فرمان BSR[4]  برنامه ریزی می شود .INTE A  به عنوان PC4 و INTE B به عنوان PC2 برنامه ریزی می شود .

در این حالت PC6,PC7 به عنوان I/O همه منظوره  در عملیات ورودی  استروب شده حالت ۱ هستند. این پایه ها  وفتی  به عنوان پایه های  خروجی به کار می روند  بوسیله BSR  کنترل می شوند و وقتی  به عنوان پایه های ورودی بکار می روند ، از طریق درگاه C  خوانده می شوند.

عملیات خروجی استروب شده (حالت ۱ )

ساختار داخلی ۸۲۵۵ برای عملیات  خروجی استروب شده و سیگنال های زمانبندی مربوطه را نشان می دهد .

 تعاریف درگاه برای خروجی استروب شده حالت ۱ :

[۵] – بافر خروجی پر است : هر گاه اطلاعاتی به قفل در گاه A یا B فرستاده شود این خروجی پایین می رود . این سیگنال با برگشتن  پالس [۶]  از یک وسیله خارجی نشانده می شود و وقتی اطلاعات با یک دستور العمل OUT در درگاه نوشته می شود ، پاک می گردد.

 – ورودی اعلام دریافت اطلاعات : سیگنالی که باعث می شود پایه  به سطح منطقی ۱ برگردد .  پاسهای از یک وسیله خارجی است که نشان می دهد وسیله اطلاعات را از ۸۲۵۵ دریافت کرده است .

INTR – در خواست وقفه : هرگاه یک وسیله خارجی ، دریافت اطلاعات خروجی را اعلام کند () از این سیکنال می توان برای دادن وقفه به ریز پردازنده استفاده کرد .

INTE فعال کننده وقفه : این فعال کننده یک ورودی یا خروجی نیست ، بلکه یک بیت داخلی است  که بوسیله ثبات فرمان BSR[7]  برنامه ریزی می شود.

INTE A به عنوان بیت PC6 و  INTE B به عنوان  PC2 برنامه ریزی می شود.

عملیات دو طرفه (حالت ۲)


[۱] STROBE

[2] INTERUPT REQUEST

[3] INTRUPT ENABLE

[4] BIT DET RESET

[5] OUTPUT BUFFER FULL

[6] ACKNOLEDGE MANT

[7] BIT DET RESET

 

30,000 ریال – خرید

تمام مقالات و پایان نامه و پروژه ها به صورت فایل دنلودی می باشند و شما به محض پرداخت آنلاین مبلغ همان لحظه قادر به دریافت فایل خواهید بود. این عملیات کاملاً خودکار بوده و توسط سیستم انجام می پذیرد.

 جهت پرداخت مبلغ شما به درگاه پرداخت یکی از بانک ها منتقل خواهید شد، برای پرداخت آنلاین از درگاه بانک این بانک ها، حتماً نیاز نیست که شما شماره کارت همان بانک را داشته باشید و بلکه شما میتوانید از طریق همه کارت های عضو شبکه بانکی، مبلغ  را پرداخت نمایید. 

 

 

مطالب پیشنهادی: برای ثبت نظر خود کلیک کنید ...

براي قرار دادن بنر خود در اين مکان کليک کنيد
به راهنمایی نیاز دارید؟ کلیک کنید


جستجو پیشرفته مقالات و پروژه

سبد خرید

  • سبد خریدتان خالی است.

دسته ها

آخرین بروز رسانی

    یکشنبه, ۲ مهر , ۱۳۹۶

اولین پایگاه اینترنتی اشتراک و فروش فایلهای دیجیتال ایران
wpdesign Group طراحی و پشتیبانی سایت توسط دیجیتال ایران digitaliran.ir صورت گرفته است
تمامی حقوق برایbankmaghale.irمحفوظ می باشد.